華為，重大突破！ - OFweek 人工智能網

華為，重大突破！

2026-05-25 08:41

在今日于上海開幕的2026年IEEE國際電路與系統研討會上，華為董事、半導體業務部總裁何庭波女士發表了一場引發全球半導體行業關注的主旨演講，正式提出了名為“韜（τ）定律”的半導體演進新原則。

這是中國首次在全球半導體產業提出具有指導意義的理論突破，同時也標志著華為在經歷了多年的外部挑戰后，正從技術應用走向基礎理論的探索與定義。何庭波在題為《半導體新路徑探索與實踐》的演講中開宗明義，指出隨著晶體管“幾何縮微”逼近物理與經濟雙重極限，摩爾定律的紅利正在消退，行業必須尋找一條全新的可持續演進路徑。“韜定律”正是對這一時代難題的回應。其核心理念在于，從過去追求晶體管物理尺寸的無限縮小，轉向以系統性降低時間常數（韜，τ）為目標，即實現“時間縮微”。芯片性能的提升不再僅僅依賴制程節點的數字躍進，而是通過創新電路與系統設計，持續壓縮信號在芯片內的傳播時延。為了實現這一目標，華為重點發展了一項關鍵技術——邏輯折疊。這項技術通過重構和優化電路布局，有效縮短了關鍵信號路徑的長度，從而在相同或相近的制程節點上，挖掘出更大的性能潛力。這背后是一套貫穿器件、電路、芯片乃至整個系統的多層級協同優化體系在支撐。值得關注的是，韜定律并非一個停留在紙面的未來構想，而是經過了華為過去六年大規模工程實踐的驗證。何庭波在演講中透露，基于這一理論框架的指導，華為已成功設計并量產了高達381款芯片，覆蓋了從通信基礎設施、云計算到終端設備的廣泛領域。這些芯片的成功量產與商用，不僅構筑了華為業務的韌性，也為韜定律的可行性提供了堅實的實證基礎。而更貼近普通消費者的一步即將到來，何庭波確認，預計在今年秋季發布的新一代麒麟手機芯片，將完整采用邏輯折疊技術，官方稱其性能將因此獲得大幅提升，這無疑將成為檢驗韜定律在消費級旗艦產品上威力的首個重要試金石。面向未來，華為為這條新路徑描繪了清晰的技術路線圖。預計到2031年，基于韜定律和邏輯折疊等技術打造的高端芯片，其晶體管密度有望達到與1.4納米制程同等的水平。這意味著通過設計端的革命性創新，可以在不那么尖端的制造工藝上，實現媲美甚至超越行業最頂尖制程的集成度與性能。在演講的最后，何庭波強調了開放合作的重要性，在韜定律所指引的路徑下，華為期待與全球的科學家、工程師及產業伙伴緊密協作，共同推動半導體與電子產業的持續發展。